中科院微电子所实现国产4层堆叠IGZO存储，3D DRAM技术新突破

6月20日消息，中国科学院微电子研究所集成电路制造技术全国重点实验室团队联合北京超弦存储器研究院，在IGZO 2T0C 3D DRAM领域取得了重要突破，首次实现了4层堆叠的3D 2T0C存储单元。

AI与高性能计算应用对高容量、高带宽存储需求激增，传统SRAM受6T结构限制难以实现大容量，片外DRAM则因访问延迟较高无法满足高带宽需求。

IGZO 2T0C架构可后道集成于逻辑芯片，被视为兼顾大容量与高带宽的有效方案，但此前研究仅限于平面与垂直4F²架构。

针对这一挑战，该团队提出基于2T0C单元结构的3D DRAM单步多层堆叠方案。新型3D DRAM采用垂直字线架构和双栅2T0C单元设计，具有高读取裕度、稳定双栅读取控制和低制备成本等优势。基于双栅调控的IGZO晶体管实现了优异性能和高稳定性。

所制备的3D 2T0C单元兼具高速写入与长数据保持能力，并成功实现多值存储，大幅提升存储密度。

相关研究成果论文《Highly stackable 3D DRAM of Dual-gate IGZO 2T0C with Record 3 bits/cell and 400s Data Retention》已被VLSI 2026收录。

微电子所博士后廖福锡、北京超弦存储器研究院朱正勇研究员为第一作者，微电子所李泠研究员、杨冠华副研究员、北京超弦存储器研究院赵超研究员为共同通讯作者。